ترجمه مقاله سوییچ نوری کم تاخیر برای محاسبات بالا با حداقل بار انرژی پردازش

ترجمه مقاله سوییچ نوری کم تاخیر برای محاسبات بالا با حداقل بار انرژی پردازش

ترجمه مقاله A Low Latency Optical Switch for High Performance Computing with Minimized Processor Energy Load [Invited]

در این پست ترجمه مقاله سوییچ نوری کم تاخیر برای محاسبات بالا با حداقل بار انرژی پردازش را آماده کردیم که علاوه بر چکیده و مقدمه می توانید خود مقاله اصلی را نیز به طور رایگان دریافت نمایید.

چکیده مقاله

موضوعات برودتی و چگالی توان کارکرد پردازنده های تراشه ای با کارایی بالا را کم می کند و در حال حاضر ارتباطات برون تراشه ای بیشتر از 20 درصد توان را برای ارتباطات شبکه ای، شکاف PCI و حافظه مصرف می کنند. فرستنده و گیرنده های فوتونی که با CMP ها ترکیب شدند برای مقابله با این مسئله در حال پیشرفت هستند. و ارتباطات سوییچینگ با فاصله کم را میان سرور های مرکز داده و تراشه ها برقرار می سازند.

اگر چه وجود تاخیر در ایجاد ارتباطات نوری نقشی مهمی در کلیه ی برنامه های محاسباتی دارد، و وجود فرستنده گیرنده های ترکیب شده با تراشه پردازنده مصرف توان مربوطه و سایر امور شبکه ای را بر روی تراشه منتقل می کند. در این بخش معماری سوئیچ نوری کم تاخیر پیشنهاد شده که باعث کاهش توان مصرفی در تراشه پردازنده در هر دو حالت شده است : شبکه های ارتباطی چند سوکته با حافظه اشتراکی و سوییچ های نوری مربوطه در مراکز داده.

این معماری سوییچینگ توان مصرف شده در CMP را به وسیله یک صفحه کنترل به همراه یک تداخل کننده هایبرید و ارتباط دهنده سروری ارسال و فراموشی ساده و تقویت کننده نوری نیمه هادی که سوییچ نوری را با بافرینگ الکترونیکی ترکیب کرده کاهش می دهد.

نتایج بدست آمده نشان می دهد که معماری پیشنهاد داده شده با 42 درصد کاهش در تاخیر اصلی بار ها در مقایسه با سوییچ نوری برنامه ریزی شده فراهم می کند و همچنین کارکرد برای الگو های ترافیک یک به همه پخش و افزایش می دهد. نشان داده شده که توان اتلافی در تراشه پردازنده سرویس دهنده در مقایسه با معماری سوییچینگ نوری برنامه ریزی شده همراه با سوییچینگ تحریک کننده بیشتر از 60 درصد کاهش می یابد.

مقدمه

تلاش های صورت گرفته در ارتباطات شبکه ای نوری برای مراکز داده دو موضوع مصرف توان کمتر و تاخیر کم را هدف گذاری کرده است. اگر چه استفاده انرژی برای مراکز داده یک مساله مهم و حیاتی است، تجهزات شبکه ای فقط 5 درصد از این مقدار را استفاده می کنند و قسمت بزرگی از آن در سرور یا سطح چند پردازنده تراشه ای از دست می رود.

چکیده انگلیسی

 Power density and cooling issues are limiting the performance of high performance chip multiprocessors (CMP) and off-chip communications currently consume over 20% of power for memory, coherence, PCI and Ethernet links. Photonic transceivers integrated with CM Ps are being developed to overcome these issues, potentially allowing low hop count switched connections between chips or data center servers.

H owever, latency in setting up optical connections is critically important in all computing applications and having transceivers integrated on the processor chip also pushes other network functions and their associated power consumption onto the chip. I n this paper, we propose a low latency optical switch architecture which minimizes power consumed on the processor chip for two scenarios: multiple socket shared memory coherence networks and optical top-of-rack switches for data centers.

The switch architecture reduces power consumed on the CM P using a control plane with a simplified send and forget server interface and the use of a hybrid M ach-Zehnder I nterferometer (M ZI) and semiconductor optical amplifier (SOA) integrated optical switch with electronic buffering. Results show that the proposed architecture offers a 42 % reduction in head latency at low loads compared with a conventional scheduled optical switch as well as offering increased performance for streaming and incast traffic patterns. Power dissipated on the server chip is shown to be reduced by over 60% compared with a scheduled optical switch architecture with ring resonator switching.

منبع : ieeexplore.ieee.org